DIALOG(R)File 345:Inpadoc/Fam.& Legal Stat (c) 2003 EPO. All rts. reserv.

12097745

Basic Patent (No,Kind,Date): JP 6301058 A2 941028 <No. of Patents: 001> ACTIVE MATRIX TYPE LIQUID CRYSTAL DISPLAY ELEMENT (English)

Patent Assignee: NIPPON DENSO CO Author (Inventor): HAYATA NORIFUMI IPC: \*G02F-001/136; G02F-001/1345 Language of Document: Japanese

Patent Family:

Patent No Kind Date

Applic No Kind Date

JP 6301058 A2 941028 JP 93107686 A 930409 (BASIC)

Priority Data (No,Kind,Date): JP 93107686 A 930409 DIALOG(R)File 347:JAPIO

(c) 2003 JPO & JAPIO. All rts. reserv.

04629158 \*\*Image available\*\*

ACTIVE MATRIX TYPE LIQUID CRYSTAL DISPLAY ELEMENT

PUB. NO.:

**06-301058** [JP 6301058 A]

PUBLISHED:

October 28, 1994 (19941028)

INVENTOR(s): HAYATA NORIFUMI

APPLICANT(s): NIPPONDENSO CO LTD [000426] (A Japanese Company or

Corporation), JP (Japan)

APPL. NO.:

05-107686 [JP 93107686]

FILED:

April 09, 1993 (19930409)

INTL CLASS:

[5] G02F-001/136; G02F-001/1345

JAPIO CLASS: 29.2 (PRECISION INSTRUMENTS -- Optical Equipment)

JAPIO KEYWORD:R002 (LASERS); R011 (LIQUID CRYSTALS); R097 (ELECTRONIC

MATERIALS -- Metal Oxide Semiconductors, MOS)

JOURNAL:

Section: , Section No. FFFFFF, Vol. 94, No. 10, Pg. FFFFFF,

FF, FFFF (FFFFFFF)

## **ABSTRACT**

PURPOSE: To provide a active matrix type liquid crystal display element strong to static electricity not only during the cource of production process but in the final product state as well.

CONSTITUTION: MOSFEs 8 for matrix driving of liquid crystals, gate lines 6 which are the electrode lines thereof and source lines 7 are orthogonally formed within the display panel surface on a glass substrate 20. Both lines 6, 7 are connected by the peripheries of the display panel surface, by which guard rings 11 are formed. Cut parts 6a, 7a are formed in the final product state. Capacitors 10a, 10b are formed of an electrode 11a and an electrode 11b on the guard ring 11 side and an electrode 12a on the counter electrode signal line 12 side. All the electrode lines of this active matrix type liquid crystal display element are kept at the same potential by the guard rings during the course of the production process and the static electricity is absorbed by utilizing the capacitors in the final product state and, therefore, defects are not generated.

(19)日本国特許庁(JP)

## (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平6-301058

(43)公開日 平成6年(1994)10月28日

(51)Int.Cl.<sup>5</sup>

識別記号

庁内整理番号

FI

技術表示箇所

G 0 2 F 1/136

1/1345

500

9119-2K

8507-2K

審査請求 未請求 請求項の数1 FD (全 4 頁)

(21)出願番号

特願平5-107686

(22)出願日

平成5年(1993)4月9日

(71)出願人 000004260

日本電装株式会社

愛知県刈谷市昭和町1丁目1番地

(72)発明者 早田 惠文

愛知県刈谷市昭和町1丁目1番地 日本電

装株式会社内


(74)代理人 弁理士 藤谷 修

## (54)【発明の名称】 アクティブマトリックス型液晶表示素子

## (57)【要約】

【目的】 製造工程途中のみならず最終製品状態においても、静電気に強いアクティブマトリックス型液晶表示素子を提供すること。

【構成】 ガラス基板20上の表示パネル面内には、液晶をマトリックス駆動するためのMOSFET8、その電極ラインであるゲートライン6及びソースライン7が直交して形成されている。両ライン6,7を表示パネル面の周辺で接続することによりガードリング11が形成され、最終製品状態では切断部6a,7aが形成される。ガードリング11側の電極11a,電極11b及び対向電極信号ライン12側の電極12aとからコンデンサ10a,10bが形成されている。本発明のアクティブマトリックス型液晶表示素子は、製造工程途中では、全ての電極ラインがガードリングにより同電位となり、最終製品状態ではコンデンサを利用して静電気が吸収されるため不良が発生しない。



#### 【特許請求の範囲】

【請求項1】 表示パネル面内に形成されたスイッチング用半導体素子であるMOS型電界効果トランジスタを用いて液晶をマトリックス駆動するアクティブマトリックス型液晶表示素子において、

前記MOS型電界効果トランジスタに対する信号電極及び走査電極を構成する電極ラインを前記表示パネル面からその周辺まで延長しそれぞれ接続することにより形成され、前記電極ラインがその駆動回路と接続された後に前記表示パネル面の外周にて切断されるガードリングと、

前記ガードリングに設けた電極と前記液晶を駆動するための対向電極の信号ラインに設けた電極とから絶縁性薄膜を中間層として形成されるコンデンサとを備えたことを特徴とするアクティブマトリックス型液晶表示素子。

#### 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、アクティブマトリックス型液晶表示素子におけるMOS型電界効果トランジスタ(以下、MOSFETという)の静電破壊防止構造に関する。

[0002]

【従来技術】従来、アクティブマトリックス型液晶表示素子は、表示パネル内に液晶をマトリックス駆動するためMOSFETを用いており静電気に対して弱いという問題がある。そこで、製造工程途中において、全ての電極ラインを周囲で電気的に接続してガードリングを構成し、上記MOSFETのゲートラインとソースラインとを短絡させた構造とする。これにより、上記全ての電極ラインを同電位として上記MOSFETの静電気による破壊を防止している。

[0003]

【発明が解決しようとする課題】ところで、全ての電極ラインを短絡するガードリングを形成した部分は、図3に示したように、最終製品状態とする工程で中央の表示パネル面部分と切り離されて破棄されていた。このため、各電極ラインは製品端まで延びた状態となっていた。従って、最終製品状態となった後において、静電気に晒されると製造工程途中における静電破壊防止効果がなくなっているためMOSFETが破壊されてしまう。このように、最終製品状態におけるアクティブマトリックス型液晶表示素子は、静電気に対して弱い構造を有しているという問題があった。

【0004】本発明は、上記の課題を解決するために成されたものであり、その目的とするところは、製造工程途中のみならず最終製品状態においても、静電気に強いアクティブマトリックス型液晶表示素子を提供することである。

[0005]

【課題を解決するための手段】上記課題を解決するため

の発明の構成は、表示パネル面内に形成されたスイッチング用半導体素子であるMOSFETを用いて液晶をマトリックス駆動するアクティブマトリックス型液晶表示素子において、前記MOSFETに対する信号電極及び走査電極を構成する電極ラインを前記表示パネル面のからされ、前記電極ラインがその駆動回路と接続された後に前記表示パネル面の外周にて切断されるガードリングと、該ガードリングに設けた電極と前記液晶を駆動するための対向電極の信号ラインに設けた電極とから絶縁性薄膜を中間層として形成されるコンデンサとを備えたことを特徴とする。

[0006]

【作用】上記の手段によれば、ガードリングが信号電極及び走査電極の各電極ラインと接続され短絡されている間は、全ての電極ラインが同電位となる。上記各電極ラインが切断された後、各電極ラインに対応して表示パネル面の周辺に残されたガードリングに乗った静電気は、MOSFET形成のための絶縁性薄膜を中間層としガードリング側の電極と対向電極側の電極とで形成されたコンデンサに吸収される。

[0007]

【実施例】以下、本発明を具体的な実施例に基づいて説明する。図1は本発明に係るアクティブマトリックス型液晶表示素子における最終製品状態を示した正面図である。又、図2は図1のA-A線に沿った縦断面図である。ガラス基板20上の表示パネル面内には、液晶をマトリックス駆動するためのスイッチング用半導体素子であるMOSFET8が形成されている。このMOSFET8に対する走査電極を構成する電極ラインであるゲートライン6及び信号電極を構成する電極ラインであるゲートライン7が直交して形成されている。上記ゲートライン6は走査電極駆動回路であるゲートドライバ4と接続されている。又、上記ソースライン7は信号電極駆動回路であるソースドライバ5と接続されている。

【0008】上記ゲートライン6及び上記ソースライン7を表示パネル面の周辺まで延長して接続することによりガードリング11が形成される。上記ゲートライン6にゲートドライバ4、上記ソースライン7にソースドライバ5がそれぞれ接続された後、最終製品状態とする段階で表示パネル面の外周にてレーザ加工機等によりゲートライン6及びソースライン7が切断され切断部6a,7aが形成されている。

【0009】又、上記ゲートライン6側のガードリング11には電極11a、上記ソースライン7側のガードリング11には電極11bが形成されている。そして、液晶を駆動するための対向電極入力信号ライン12には電極12aが形成されている。上記電極11a,11bと電極12aとは絶縁性薄膜であるMOSFET8形成のための絶縁膜21や表示パネル面の保護膜22を中間層

として対向されることによりコンデンサ10a,10b が形成されている。更に、上記対向電極入力信号ライン12には対向電極入力信号端子1、ゲートドライバ4からのゲートドライバ入力信号ライン4aにはゲートドライバ入力信号端子2及びソースドライバ入力信号ライン5aにはソースドライバ入力信号端子3が形成されている。

【0010】次に、その作用について説明する。製造工程途中では、切断部6a,7aはつながっているためゲートライン6とソースライン7とは短絡され、全て電気的に導通している。従って、それらゲートライン6及びソースライン7に静電気が乗ったとしてもそのライン間には電位差を生じることがないのでMOSFET8は静電破壊を起こすことがない。即ち、切断部6a,7aが形成される以前においては、静電気による不良が発生することはない。

【0011】ゲートドライバ4及びソースドライバ5を実装し、それぞれゲートライン6及びソースライン7に接続した後、最終製品状態とするために、ゲートライン6及びソースライン7をガードリング11から切り離す必要がある。レーザ加工機等を用いて、ガラス基板20上で表示パネル面の外周にてゲートライン6及びソースライン7のみを切断し切断部6a,7aを形成する。尚、上記切断部6a,7aはレーザ加工機等によらずその他、エッチング等を利用して形成しても良い。このため、ガードリング11はガラス基板20上に残されることとなる。残されたガードリング11はコンデンサ10a,10bなができる。

【0012】上述したように、本発明のアクティブマトリックス型液晶表示素子は、最終製品状態において、ガラス基板端より静電気が乗った場合でもガードリングからコンデンサにその静電気は吸収される。即ち、MOSFET側に静電気が乗ることが防止されるため静電気による不良が発生することはない。更に、コンデンサの片側が接続された対向電極入力信号ラインはアクティブマトリックス型液晶表示素子の対向電極に接続されおり、液晶層を介してコンデンサ成分を形成している。従って、静電気がガードリング側に形成されたコンデンサで

吸収できない時でも、液晶層に吸収されるためMOSF ETが不良となることはない。

## [0013]

【発明の効果】以上説明したように、製造工程途中においては、MOSFETに対する全ての電極ラインが表示パネル面の周辺で接続されたガードリングにより短絡され同電位とされる。又、電極ラインが切断された後では、表示パネル面の周辺に残されたガードリングと基板上に形成されたコンデンサと、液晶の対向電極との間に形成されたコンデンサを利用して静電気が吸収される。これにより、本発明のアクティブマトリックス型液晶表示素子は、その製造工程途中のみならず最終製品状態においてもMOSFETの静電気による破壊を防止できるという効果がある。

### 【図面の簡単な説明】

【図1】本発明の具体的な一実施例に係るアクティブマトリックス型液晶表示素子における最終製品状態を示した正面図である。

【図2】図1のA-A線に沿った縦断面図である。

【図3】従来のアクティブマトリックス型液晶表示素子 におけるガードリングの切り離し状態を示した説明図である。

#### 【符号の説明】

4…ゲートドライバ

5…ソースドライバ

6…ゲートライン

6 a…切断部

7…ソースライン

7 a…切断部

8…MOSFET (MOS型電界効果トランジスタ)

10a、10b…コンデンサ

11…ガードリング

11a, 11b…(ガードリングに接続されているコン デンサの)電極


12…対向電極入力信号ライン

12 a… (対向電極入力信号ラインに接続されているコンデンサの) 電極

20…ガラス基板

2 1 …絶縁膜 (絶縁性薄膜)

22…保護膜(絶縁性薄膜)



8-19-79 80SFET - 9-17-54v 5-19-79 - 3-25-4v